Arquitectura De Hardware De Un Filtro Adaptativo Para Un Sistema De Reducción De Ruido

Resumen

En la actualidad, el procesamiento digital de señales es utilizado en diferentes ámbitos, por lo cual estos sistemas deben ser desarrollados y mejorados constantemente, entre ellos los sistemas de reducción de ruido perjudicial para el usuario. La mayoría de estos sistemas utilizan microcontroladores como unidad central de procesamiento, lo cual cuando se refiere al rendimiento de estos sistemas determinado por el tiempo de procesamiento, este rendimiento es inversamente proporcional a la complejidad del sistema, es decir, que mientras más complejo el procesamiento de la señal, menor es el rendimiento del tiempo de procesamiento ya que este tiempo incrementa por el carácter secuencial en su procesamiento. El presente proyecto tiene como finalidad demostrar que el tiempo de procesamiento de este tipo de sistemas puede ser mejorado gracias a nuevas herramientas electrónicas emergentes, específicamente hablando de las FPGA’s, ya que estos dispositivos tienen la principal cualidad de tener un procesamiento paralelo, lo cual permite delegar diversas funciones al sistema al mismo tiempo, reduciendo considerablemente el tiempo de procesamiento de un sistema de procesamiento digital de señales. Una vez concluido el presente proyecto se pudo determinar que las tarjetas que tienen como unidad de procesamiento una tarjeta FPGA mejora el tiempo de procesamiento de manera considerable incrementando así el rendimiento de estos sistemas de reducción de ruido.